数字电子技术基础测试题（No.171964）

数字电子技术基础测试题

本试卷共 7 题

一、选择正确的答案填空

1.电路如图1.1所示，的电路为___________。

2.TTL主从JK触发器电路如图1.2(a)所示，初态为0，已知CP、A、B和的波形，请判断Q的波形，它为(A)、(B)、(C)、(D)中的___________。

二、将负边沿触发的JK触发器转换为触发器时，在不添加任何其它器件的条件下，有几种电路方案？请画出外部连接图。

三、电路如图3.1所示。

1、令触发器初始状态为=001，请分析出计数器的模，画出状态转换图和电路时序图。

2、若在使用过程中F2损坏，欲想用一个负边沿D触发器代替，问电路应作如何修改，才能实现原电路的功能。画出修改后的电路图。(可只画修改部分的电路)

四、中规模同步四位二进制计数器CT161(74LS161)的功能表和引脚简图恰好别如表4.1和图4.1所示；

1.请用置零法设计一个七进制加法计数器，其状态转换要求如图4.2所示。

2.试用一片74LS161及图4.3电路设计成一个能自动完成加、减循环计数的计数器。即能从000加到111，再从111减到000循环，要有简要的设计过程。

五、集成定时器CC7555如图5.1(a)所示。

1.用该集成定时器及规格为100KΩ、200K、500K的电阻，0.01uf、0.1uf、1uf电容器中选择合适的电阻和电容，设计一个满足图5.1(b)所示波形的单稳态触发器。

2.用该集成定时器设计一个斯密特触发器，画出斯密特触发器的电路图。当输入为图5.2所示的波形时，画出斯密特触发器的输出U0波形。

六、双积分式A/D如图6.1所示。

1.若被测电压V，要求分辩率≤0.1mV，则二进制计数器的计数总容量N应大于多少？

2.需要多少位的二进制计数器？

3.若时钟频率KHz ，则采样保持时间为多少？

4.若KHz，V，积分器输出电压的最大值为5V，此时积分器的时间常数RC为多少毫秒？

七、现有如图7.1所示的4×4字位容量RAM若干片，如需把它们扩展成8×8字位RAM。

1.试问需用几片4×4字位容量 RAM？

2.画出扩展后的电路图(可用少量与非门)。