数字电路技术题目解答第二部分共6题

  【题目4】：为什么说主从结构JK触发器的主触发器在一个时钟周期中最多只能翻转一次？为什么根据CP信号结束时的输入状态判断次态有时会得出错误的结果？  

【相关知识】：主从JK触发器电路结构及工作原理、动作特点。

【解题方法】：详细分析主从JK触发器的内部电路结构，从而掌握其工作原理及动作特点。

【解答过程】：首先解释为什么主从结构JK触发器的主触发器在一个时钟周期里最多只可能翻转一次的问题。由图E4b20423002Z01的电路图中可以看到，由G5～G8组成的主触发器是典型的同步RS结构，属于电平触发方式。如果没有从和端到G7、G8输入端的反馈线，那么在CP＝1的全部时间里J、K输入信号的变化都会引起主触发器输出、状态的变化。而CP＝0期间主触发器将保持状态不变。

        我们已经知道，在CP＝1的期间从触发器的状态是一直保持不变的，因而和有一个始终为0。在将端接回到G8的输入、端接回到G7的输入以后，G7和G8当中肯定有一个被或的低电平封锁，无法接收输入的J或K的信号。例如CP信号到来之前从触发器的输出为＝0、＝1，则CP＝1以后从触发器保持不变，端的0状态将G8封锁，端的1状态将G7打开，所以CP＝1期间主触发器只可能接收J＝1的信号，将主触发器置1，而K＝1信号不能通过门G8。因此，在CP＝1期间一旦出现了 J＝1信号，主触发器就被置1，此后即使在CP＝1结束前输入K＝1的信号，主触发器也不可能被置0。同样道理，若主从JK触发器初始状态为＝1，则CP信号到来以后它只能接收K＝1的置0信号，而且一旦被置0以后不可能再被置1。

        由此可见，无论主从JK触发器的初始状态是＝0还是＝1，在一个CP周期中它最多只会发生一次翻转，这是主从结构JK触发器特有的一个性质。有的教材中把这叫做主从JK触发器的“一次翻转”现象。

        下面我们来回答第二个问题，即为何根据CP信号结束时的J、K状态判断输出的次态有时会发生错误。这个问题实际上是由上面的一个问题引起的。首先让我们看一个例子。 假如主从JK触发器输入端J、K的电压将形如图2中所给出，我们来求出输出端、与之对应的波形。设触发器的初始状态为＝0，因为在第一个CP高电平期间J＝1、K＝0，所以在第一个CP的下降沿到达后，输出变成＝1、＝0。CP低电平期间和的状态保持不变。第二个CP高电平期间J＝0、K＝1，所以CP下降沿到达时输出变为＝0、＝1。第三个CP高电平期间出现一个暂短的J＝1信号，由于输出状态为＝0，所以主触发器能接收J＝1的信号而被置为＝1。而由于CP＝1期间主触发器不可能接收K＝1的置0信号，所以虽然随后又出现过K＝1的信号，但主触发器的1状态将保持不变。在第三个CP的下降沿到达时，从触发器将按主触发器的状态被置为＝1。如果仅仅以CP下降沿到达时t3的输入来确定触发器的次态输出，则根据这时输入为J＝0、K＝0，输出状态应保持＝0不变。这个结果显然是错误的。

        从这个例子中我们可以总结出一条规则，就是对于主从结构的JK触发器，由于存在“一次翻转”特性，只有在CP＝1期间输入状态始终未变的情况下，用时钟信号结束时的输入状态决定次态输出才不会发生错误。否则，必须首先判断时钟信号结束时主触发器的状态（和），然后由的状态决定次态输出的状态。

  【题目5】：为什么时序逻辑电路在结构中必须含有一个存储电路，而且存储电路的输出还必须与输入变量一起决定电路的输出？  

【相关知识】：时序逻辑电路的特点。

【解题方法】：针对不同时序逻辑电路的特点归纳出一般时序逻辑电路的共同特点。

【解答过程】：时序逻辑电路区别于组合逻辑电路的根本特征在于它在任意时刻的输出不仅取决于当时的输入，而且还取决于电路原来的状态。

        为了实现上述逻辑功能，时序电路就必须有记忆能力，把电路原来的状态保存下来，这就需要用存储电路，以存储电路的不同状态表示电路所处的不同状态。存储电路应该能记忆电路工作过程中所有可能出现的状态，所以存储电路所具有的状态数目不能少于电路的状态数。同时，为了使输出“不仅取决于当时的输入，而且还取决于电路原来的状态”，那么就必须将存储器的输出（即所记忆的状态）加到输出电路上，与输入的逻辑信号共同决定输出的逻辑状态。因此，我们可以把时序电路典型的电路结构形式画成图E4b20510001Z01的形式。

        不过，也不是每一个具体的时序电路都有图E4b20510001Z01所示的完整形式。一种情况是输出只取决于存储电路的状态（即 Y只是Q的函数，与X无关），我们把这种类型的时序电路叫做Moore型时序电路。如图E4b20510001Z02的同步十六进制计数器电路就属于这一种没有输入逻辑变量的时序电路。由于没有输入变量，所以每当CP脉冲到来时，电路便根据原来所处的状态转到相应的次态，并给出由存储电路决定的输出信号 C。还有一种情况是有的时序电路中看不到组合逻辑电路部分，例如图E4b20510001Z03中的移位寄存器就属于这一种。其实我们也可以想象成它的组合电路部分全部是由一些同相器（输出与输入的逻辑状态相等的门电路）组成的，只是不必画出来，这样在电路中就找不到组合电路部分了。

        不论是以上特例的哪一种，这些电路仍然都具有时序电路的基本特征，这就是任何时刻的输出都与电路原来的状态有关。因此，都需要用驱动方程、状态方程和输出方程这三个方程才能完整地描述它们的逻辑功能。

  【题目6】：同步时序电路和异步时序电路的分析方法有何异同？  

【相关知识】：时序电路的分析方法。

【解题方法】：通过对同步时序电路和异步时序电路的分析方法比较加以说明。

【解答过程】：对同步时序电路和异步时序电路进行分析时都包含有这些基本步骤：

        （1）由电路图写出各个触发器的驱动方程和特性方程；

        （2）把驱动方程代入特性方程从而求出各触发器的状态方程；

        （3）依次设定初态并代入状态方程求出次态；

        （4）列出状态转换图、状态转换真值表或画出时序图，得出电路功能。

        由于同步时序电路中各个触发器的CP脉冲都连接在一起，各个触发器的状态翻转与CP脉冲同步；而异步计数器中的各个触发器的时钟脉冲并非来自同一时钟脉冲CP，而是各取所需，触发器状态更新有先有后，因此在步骤（1）中除了要写出各个触发器的驱动方程和特性方程外，还需写出各个触发器的CP方程。